doi:10.11918/j.issn.0367-6234.2016.05.004

一种改进 DA 算法的成型滤波器设计

吴凤辉,迟永钢,郑宇希,杨 木

(哈尔滨工业大学 通信技术研究所, 150001 哈尔滨)

摘 要:针对高速、高阶成型滤波器的实现问题,在传统分布式 DA 算法的基础上,提出一种改进算法.利用升采样过程中内插零的结构特点,使用逻辑单元 LUT 代替存储 ROM,减少了有效地址位数,提高了寻址速度;利用表分割算法和滤波器系数的对称性,并通过增加流水线结构,进一步节约了存储资源的消耗,提升了运算速度.通过与商用 FIR IP 核(DA 算法)的实测对比,所提算法最大实现速率有所提高,且在高阶滤波器设计时不受硬件 ROM 大小和数量的限制,有效改善了逻辑资源的使用情况. 关键词:成型滤波器;分布式结构; FPCA;查找表; FIR

中图分类号: TP391.9 文献标志码: A 文章编号: 0367-6234(2016)05-0032-04

Pulse shaping filter design based on improved DA algorithm

WU Fenghui, CHI Yonggang, ZHENG Yuxi, YANG Mu

(Communication Research Center, Harbin Institute of Technology, 150001 Harbin, China)

Abstract: In order to meet the requirement of high-speed and high-order shaping filter design, an improved DA (Distributed Architecture) algorithm is proposed on the basis of the traditional DA method. Considering zero insertion using in up-sampling process, Look-Up-Table is employed instead of ROM (Read-Only Memory) for reducing the number of effective address and increasing addressing speed. The proposed algorithm takes advantage of tables segmentation and symmetry of filter coefficients to save storage resource and improve processing speed. Meanwhile, pipeline contracture is further exploited to achieve better performance. Compared with commercial finite impulse response filter IP core, the proposed algorithm not only realizes higher rate as well as reduces the utilization of logic resources effectively, but also can design high-order filter without limit of ROM in hardware. **Keywords**: pulse shaping; distribute architecture; FPGA; look-up table; FIR (finite impulse response)

通信系统中的成型滤波器常用来滤除基带信号 频谱中的高频分量,消除码间干扰^[1-2].由于 FIR 滤 波器可以实现严格的线性相位,减少失真,因此在实 现方式上,成型滤波器设计主要采用 FIR 滤波器实 现.在时域上,滤波器的实现是将输入信号和滤波 器的抽头系数进行卷积运算,实现结构包括 3 个基 本单元:抽头延迟线、乘法器和加法器.由于加法运 算相对较快,乘法运算的速度往往影响或决定了整 个系统的速度.所以如果可以实现快速乘法,则整 个系统的处理速度可以大大提高^[3].

分布式结构 DA(distributed architecture)是一种 重要的硬件实现技术,它巧妙地利用 ROM 查找表, 将固定系数的乘累加运算转换成查找表操作,从而 避免了乘法运算.同时,查找表后的数据执行的都

收稿日期: 2015-05-20.

作者简介:吴凤辉(1993—),女,硕士研究生.

是简单的加法运算,因此可以很大程度地提高运算 速度^[4]. 在传统 DA 算法中,当阶数增大时,查找表 的规模将呈指数倍增加,需要使用多个查找表,受限 制较大,并且当输入数据的位宽 B 增大时,累加运 算也将增加,导致工作速度降低,难以满足高阶滤波 及高速系统的要求.

不少学者对传统 DA 算法改进实现进行了研究,旨在设计更高速率的滤波器. 文献[5] 采用了 OBC 编码(即偏移二进制编码),其基本原理是在分 布式算法中,将输入数据通过 OBC 编码由 {0,1} 映 射到 {1,-1},使得 ROM 表的上下两部分具有镜像 对称性关系,利用这种对称性可以将 ROM 压缩一 半. 文献[6] 采用多路选择分解思想,使用多个双 向选择器,把寄存器输出的最高位不断反复地从 LUT 分离出来,由一个双向选择器和一个全加器来 代替这部分 LUT,从而进一步减小了查找表消耗,但 是却增加了寄存器的使用,处理速度无法得到改善.

通信作者: 吴凤辉,18004502432@163.com.

• 33 •

文献[7]利用滤波器系数的对称性,能够降低接近 一半资源的使用.上述算法查找表结构均是基于 ROM 实现,当阶数较高时,耗费 ROM 的数量十分可 观,且由于采用连续寻址方式,ROM 表中占用了许 多不必要的存储单元,从而造成了较大的资源浪费 和实现复杂性.

本文对分布式算法进行改进:考虑到内插倍数 是通过/内插"0"实现,当滤波器阶数为 N 阶,内插 倍数为 P 时,输入序列和滤波器系数乘积的所有可 能取值数目最大为 2^{ceil(NP)};当利用 ROM 表实现 时,其地址由输入序列的阶数决定,其规模为 2^N,包 含 2^N - 2^{ceil(NP)} 个无效地址;若使用逻辑单元 LUT 代替存储 ROM,并通过合理的表分割设计查找表可 以大大减少地址位数,减少计算的复杂性,使高阶滤 波器设计时不受硬件 ROM 大小和数量的限制,从 而节约了存储资源的消耗,提高了寻址速度.在此 基础上,利用 FIR 滤波器的对称性,通过增加流水线 处理,进一步提升了算法性能,使得改进 DA 算法能 满足高阶滤波及高速系统的需求.

1 分布式算法

1.1 分布式算法原理

分布式算法是通过将采样信号序列和滤波器系数所有的可能乘积,映射到一数据表,充分利用 ROM 资源,通过读取数据表的方式来实现乘法运 算,可以极大提高运算速度^[8].

一个 N 阶线性 FIR 滤波器的差分表达式如下:

$$y(n) = \sum_{m=0}^{N-1} h(m) x(n-m), \qquad (1)$$

其中, h(m)为滤波器系数, 当滤波器性能确定时, h(m) 是一组已知的常系数.

对于有符号数的 DA 系统, 输入数据 *x*(*n*) 采用 二进制补码形式表示, (*B* + 1) 位的 *x*(*n*) 用二进制 补码表示为

$$\begin{split} x(n-m) &= -2^{B} x_{B}(n-m) + \sum_{b=0}^{B-1} x_{b}(n-m) * 2^{b}, (2) \\ 其中, x_{b}(n) 表示 x(n) 第 b 位, 大小为0或1, B 表示$$
 $输入数据的位宽. \end{split}$

将式(2)代入到式(1)中进行化简,可得到 DA 算法的表达式为

就完成了内积的计算. 对应的 $f[c(n), x_b(n)]$ 查找 表内容如表 1 所示.

表1 查找表内容

输入信号	输出信号	
$x_b [N-1], \dots x_b [0]$	$f[c(n), x_b(n)]$	
0000	0	
0001	h(N - 1)	
1111	$h(N-1) + \dots + h(0)$	

分布式算法的核心思想可概括为将输入数据进 行二进制位分解,并进行位重组,将不同时刻的数据 位取出构成新数据作为查找表的地址,而查找表中 按地址索引存储着相应的乘积结果,以此方式完成 乘法运算,后续通过移位累加等操作得到最终结果.

1.2 分布式算法实现结构

分布式算法的实现结构包括三种:并行结构、串 行结构和串并行结构相结合.不同实现结构占用的 资源和运算速度不同.实际应用时,需要根据不同 的设计指标,合理选择结构.

串行结构^[9]在实现时,首先由移位寄存器将 N个 x(n)的每一位从低到高串行输入到查找表中,采用 B个时钟周期串行求得 B个 f[c(n),x_b(n)],每个 f[c(n),x_b(n)]由相应的二次幂加权后累加求和.串 行工作方式运算速度较慢,每 B 个时钟周期只能得到 一个输出,是一种使用资源换取效率的方法.

全并行分布式算法^[10]实现时,将 $N \uparrow x(n)$ 的各位并行输入,在一个时钟周期内同时求得B个映射 $f[c(n),x_b(n)]$,各个映射根据所在的位数进行相应的二次幂加权,并将加权结果累加,在N次查询循环后就完成内积计算.

如果对运算速度要求适中,则可以设计成串并 行结合的工作方式.可以将 B 位的采样数据按照一 定的方式分割成 L 段,每一段使用一个 ROM 表,共 使用 L 个 ROM 表,此时系统的时钟频率是采样频率 的 L/B 倍. 当 B = L 时,即为全并行结构,B = 1 时,即 对应串行结构.

当滤波器阶数为 N, 位数为 B 时, 分成 L 段, 采 样频率大小为 f, 则串行、并行、并串行结合的查找 表结构的速度和资源对比情况如表 2 所示. 可以看 出, 这三种结构对 ROM 位宽的要求相同, 但是串行 分布式结构的速度最慢, 消耗 ROM 的个数最少; 并 行结构则刚好相反; 串并行结构达到了速度和资源 的折中.

表 2 不同查找表结构的速度和资源对比

结构	L	时钟频率	ROM 规模	ROM 数
串行	1	f/B	2^N	1
并行	В	f	2^N	В
串并行	L	f/B	2^N	L

2 改进的分布式算法

不管是串行、并行还是并串行结合的查找表结构,查找表的规模都会随着阶数 N 的增大而呈现指数 增长.如果要设计 N 阶滤波器,查找表 LUT 规模为 2^N 个字,这是很不经济的,必须减少所需查找表的规模. 为了进一步缩小 LUT 规模^[11],本文在分布式算法的 基础上,通过采用 FIR 滤波器的对称性和表分割技 术,降低了资源的使用率;通过使用并行分布式算法, 提高了运算速度;结合改变查找表实现方式和增加流 水线结构,使系统性能得到了进一步的优化.

假定一个 NL 阶滤波器,可以将 NL 个系数分成 L 组,每组对应一个查找表,即用 L 个独立的 N 阶串行 DA 的 LUT 输出之和替代一个 NL 阶的 LUT 输出,即

$$y(n) = \sum_{m=0}^{NL-1} h(m)x(n-m) = \sum_{l=0}^{L-1} \sum_{m=0}^{N-1} h(m+1)x(n-m+1)$$

这样就可以将查找表的规模从 2^{NL} 变为 L*2^N, 分割后的 LUT 规模大大减小.同时,由于脉冲成形滤 波器的设计主要通过 FIR 滤波器实现,其系数具有对 称性.这样,可以求解的滤波器的系数就变为原来的 二分之一,相同的系数可以共用一个查找表^[11].

算法思想如图1所示.





为了能够提高系统的最大速度,将输入的基带 信号分成高位和低位,并行进行处理.当阶数较大 时,可以通过分割表降低表的规模.以升采样倍数 16,阶数为97阶的升余弦滤波器为例,考虑到表的 位数及计算方便性,总体可以分成3个表进行计算 (97=2*16*3+1).此时每个表只需要存储16位 的波形数据.

由于内插处理方法是在两个信号采样点间插入

0,此时 97 个输入数据中实际上只有 3 个数据不为 0,其他的点都是 0. 这些点对输出结果没有影响,此 时将输入数据和系数进行相乘,每个查找表值只需 要计算少数几个地址的取值. 以查找表 1 为例,有 效地址如图 2 所示.

16'H0000			
16'H8000	16'H4000	16'H2000	16'H1000
16'H0800	16'H0400	16'H0200	16'H0100
16'H0080	16'H0040	16'H0020	16'H0010
16'H0008	16'H0004	16'H0002	16'H0001

图 2 查找的有效地址

此时可以进一步减少计算量.由于查找表的容量已经大大降低,如果选用 ROM 作为存储器,地址位数仍然较大,存储深度为 2¹⁶,实际上有效地址仅为 13 位,这是一种极大的浪费.因此,本设计主要使用 CASE 声明来定义分布式算法表,合成器可以使用逻辑单元来实现 LUT,大大降低了硬件的消耗.同时,使用流水线实现加法功能,虽然增加了资源的利用率,但系统的整体速度却获得明显提升.

3 改进算法的硬件仿真及验证

3.1 参数设置

1)选用 Altera 公司的 EP4SGX70HF35I3 FPGA 芯片构建的硬件平台进行测试.

2) FIR 脉冲成形滤波器参数:内插倍数为 16, 阶数为 97,滚降系数设为 0.4,截止频率设置为码元 速率的一半.采用改进的全并行分布式 DA 算法,并 加上流水线寄存器来实现.

3)输入序列为经过 16 倍内插之后的双极性不 归零码.

在上述条件下,编写 Verilog 代码. 其中, FIR 滤 波器系数均由 MATLAB 产生,设计步骤如图 3 所示.

3.2 滤波器仿真结果

硬件实现上,使用自顶向下的设计方法,针对系 统的各个模块,进行原理分析和算法仿真,采用 DA 改进算法设计上述参数的升余弦滤波器.将程序下 载到硬件测试平台,使用 STP 观测输出波形,与 MATALB 仿真结果进行对比,验证系统的正确性. 图 4 所示为 MATLAB 理论仿真结果,上面是基带信 号源,下面是冲成型滤波的输出;图 5 所示为实际硬 件仿真时,STP 的输出波形,从上往下依次为基带信 号源、内插升采样、脉冲成型滤波之后的波形.

对比图 4 和图 5 可知,在 400 MHz 的高速工作 时钟下,输出结果理想,没有毛刺,硬件测试电路输 出波形与理论仿真结果一致,验证了本算法在高速





3.3 与商用 IP 核的性能对比

开发环境 Quartus II V11.1 中 FIR Compiler 的 IP 核和本文所提的改进 DA 算法都能完成要求的功能,但是它们资源使用情况和硬件最大运行速度却 有所不同,具体对比结果如表 3 所示. 从表 3 可以看 出,改进 DA 算法没有使用 Memory ALUT,而 IP 核 使用 2 个 Memory ALUT,同时,改进 DA 算法总体使 用的寄存器资源要比 IP 核更少,且最大运行速度达 到 402 MHz,高于 IP 核.

表 3 改进 DA 算法和 IP 核算法对比

性能	改进 DA 算法	IP 核		
combinational ALUTS	1 175	1 172		
Memory ALUTS	0	2		
registers	1 332	1 659		
最大速率/MHz	402	300		

4 结 论

使用改进的全并行分布式算法和流水线设计结构,实现了高阶、高速的脉冲成型滤波器设计.硬件测试平台的测试结果,验证了设计的正确性和可行性.与商用 IP 核心实现方法相比,改进后的 DA 算法不仅没有利用 ROM 资源,而且其他逻辑资源也节约了 10%,降低了系统的复杂度,能满足高阶滤波及高速系统的需求,最大运行速度相比 IP 核提高了近 30%.

参考文献

- [1] 王方. 基带成形数字滤波器的设计[J]. 无线电通信技术,2000,26(5):5-7.
- [2] KIM M S, KIM D I, CHUNG J G, et al. Look-up tablebased pulse-shaping filter design [J]. Electronics Letters, 2000, 36(17):1505-1506.
- [3] HUANG W, KRISHNAN V. Design analysis of a distributed arithmetic adaptive FIR filter on an FPGA [J]. System & Computers, 2003, 1(9):926–930.
- [4] 杨洪军,王振友. 基于分布式算法和查找表的 FIR 滤波 器的优化设计[J].山东理工大学学报(自然科学版), 2009, 23(5):104-106.
- [5] YOO H, ANDERSIN D V. Hardware efficient distributed arithmetic architecture for high-order digital filters [C]// Proceedings of IEEE International Conference on Acoustics, Speech and Signal Processing. Philadephia: IEEE,2005:125-128.
- [6] GUO R, DEBRUNNER L S. A novel adaptive filter implementation scheme using distributed arithmetic [C]// Proceedings of the Forty Fifth Asilomar Conference on Signals, Systems and Computers. Pacific Grove: IEEE, 2011: 160-164.
- [7] 王学梅,吴敏. 基于 FPGA 的分布式算法 FIR 滤波器的 设计实现[J].世界电子元器件, 2004(10): 65-67
- [8] 刘俊,刘会杰,尹增山. 基于多速率的根升余弦滤波器的 FPGA 实现[J].现代电子技术,2009,32(19):94-98.
- [9] LONGA P, MIRI A. Area-efficient fir filter design on FPGAs using distributed arithmetic [C]//IEEE International Symposium on Signal Processing and Information Technology. Vancouver: IEEE, 2006.
- [10] NARASIMHA M, PETERSON A M. On using the symmetry of FIR filters for digital interpolation [J]. IEEE Transactions on Acoustics Speech and Signal Processing, 1978,26(3):267-268.
- [11] PRAMOD K M, ABBES A. FPGA realization of FIR filters by efficient and flexible systolization using distributed arithmetic [J]. IEEE Transactions on Signal Processing, 2008, 56(7):3009-3017.