DOI:10.11918/202109131

一种先进CMOS工艺下抗单粒子瞬态加固的与非门

史 柱1,肖 筱1,2,王 斌1,2,杨 博1,2,卢红利1,2,岳红菊1,2,刘文平1,2

(1. 西安微电子技术研究所, 西安 710065; 2. 抗辐射集成电路国防科技重点实验室(西安微电子技术研究所), 西安 710065)

摘 要:先进纳米集成电路工艺的发展使得微电子器件翻转的阈值电荷不断降低,导致数字电路中由单粒子效应引起的软错 误率增加。为加强集成电路中标准单元的抗辐射特性,本文提出了一种抗单粒子瞬态(single-event transient,SET)加固的与非 门结构。在三阱工艺下,通过将下拉网络中每一个 NMOS 管的衬底和源极各自短接,便有效地提高了与非门抗辐射性能,而 且随着输入端数目的增加,本文提出的与非门加固效果更加明显。利用 Sentaurus TCAD 软件的混合仿真模式进行粒子入射 仿真实验,对于与输出节点相连的 NMOS 管采用经过工艺校准的三维物理模型,其他 MOS 管采用工艺厂商提供的 Spice 模型。 结果显示:在 40 nm 工艺下,当入射粒子线性能量传输(linear energy transfer,LET)值为 10 MeV·cm²/mg 时,本文提出的 2 输入 与非门能够在 3 种输入的情况下降低输出电压扰动幅度。其中在 N₂ 管关闭的输入模式下,达到了对单粒子入射免疫的效果; 对于 3 输入与非门,即使在"最坏"输入的情况下,也能使输出电压翻转幅度降低 85.4%。因此,本文提出的与非门加固方法 起到了显著的抗单粒子瞬态效果。

关键词:辐射加固;单粒子瞬态;组合逻辑;与非门;工艺

中图分类号: TN43 文献标志码: A 文章编号: 0367 - 6234(2023)05 - 0114 - 08

A radiation hardened NAND gate against single-event transient in advanced CMOS process

SHI Zhu¹, XIAO Xiao^{1,2}, WANG Bin^{1,2}, YANG Bo^{1,2}, LU Hongli^{1,2}, YUE Hongju^{1,2}, LIU Wenping^{1,2}

(1. Xi'an Microelectronics Technology Institute, Xi'an 710065, China; 2. National Key Laboratory of Science and Technology on Radiation-Hardened Integrated Circuits (Xi'an Microelectronics Technology Institute), Xi'an 710065, China)

Abstract: The development of advanced nano-integrated circuit processes has led to a decreasing threshold charge in microelectronic devices, resulting in an increased rate of soft errors caused by single-event effects in digital circuits. To enhance the radiation resistance of standard cells in integrated circuits, this paper proposes a NAND gate structure that is resistant to single-event transients (SETs). In the triple well process, by shorting the substrate and source of each NMOS transistor in the pull-down network, the radiation resistance of the NAND gate was effectively improved, and the hardening of the proposed NAND gate became more effective as the number of inputs increased. Particle incidence simulation experiments were performed by Sentaurus TCAD software in hybrid simulation mode. For the NMOS transistor connected to the output node, the three-dimensional physical model that has been calibrated by the process was used, and the Spice model provided by the manufacturer was adopted for other MOS transistors. Simulation results show that the proposed two-input NAND in 40 nm process could reduce the output voltage fluctuation amplitude in three-input cases at the linear energy transfer (LET) value of incidence particle of 10 MeV \cdot cm²/mg. Besides, the effect of immunity to single particle incidence was achieved in the input mode with N₂ transistor closed. For the hardened three-input NAND gate, the output voltage disturbance could be reduced by up to 85.4% even in the "worst case". Therefore, the proposed hardening method for NAND gate has a significant effect against SET.

Keywords: radiation hardening; single-event transient (SET); combinational logic circuit; NAND gate; process

随着集成电路特征尺寸的减小,微电子器件的 阈值电荷和工作电压不断降低,使得空间应用的大 规模集成电路中软错误率不断增加^[1-3]。软错误主 要是由 SET 电压在逻辑链路的终端被锁存或被存 储单元捕获形成的。面对日益突出的软错误增加趋势,电路设计者从器件结构到系统层面使用了不同

收稿日期:2021-09-28;录用日期:2022-04-18;网络首发日期:2022-08-29 网络首发地址:https://kns.cnki.net/kcms/detail/23.1235.T.20220826.1621.018.html 基金项目:国家重大专项资助(414240102033) 作者简介:史 柱(1993—),男,博士研究生;刘文平(1957—),男,研究员,博士生导师 通信作者:刘文平,liu-wp@163.com

的辐射加固手段。目前,国内外较为成熟的辐射加固电路主要以65 nm 工艺节点为主,形成了完备的辐射加固 IP 核和电路产品。在所有的辐射加固方法中,越靠近底层,加固的方法往往越能被广泛应用。从加固效果与成本之间折中考虑,电路设计加固的重点在于器件版图层面。在版图设计中,65 nm 节点的主要加固方法有增加体阱接触、保护环技术、保护漏技术和利用脉冲窄化效应等^[4-6]。然而,在越来越先进的工艺制程中,大部分的现有方法已经不能与设计规则很好地兼容,因此产生了新的设计挑战。

在数字集成电路设计中,与非门作为标准单元 中常用的基本模块,是数字逻辑电路的重要支撑。 在目前公开报道的加固方法中^[7-8],该逻辑门作为 通用的单元,与其他基本逻辑门一起被统一加固。 文献[9]提出了一种冗余的设计方法,通过增加3个 额外的晶体管形成了双端输入、双端输出的结构,在 一定程度上缓解了输出节点的单粒子瞬态。但是该 方法使得单个门的面积增加了近乎一倍。文 献[10]指出,利用逻辑掩蔽的方法,能在其中一个 输入端固定接"0"的状态下,不管另外一端的输入 是否变化,都能起到对 SET 免疫的效果,但是该方 法完全依赖于输入,对于输入动态变化的数字逻辑 加固效果不够稳定。文献[11]提出,在逻辑综合 时,将具有反相逻辑的门电路紧靠在与非门的下一 级可以通过电荷共享,产生脉冲窄化效应来减弱 SET 产生的脉冲宽度和幅度。但是这样的加固方法 严重依赖于粒子入射的角度,具有一定的随机性。 文献[12]指出,首先对与非门的输出节点进行备 份,然后通过 C 单元和加强网络进行加固,实现消 除 SET 的目的。但是引入过多晶体管使得面积和 功耗代价对标准单元来说是无法忍受的。总体上, 目前对数字逻辑的加固方法可分为两类,一是在逻 辑门的内部节点抑制电压翻转的幅度,二是在传播 过程中消除 SET 的影响^[13]。

针对现有加固方法中的不足,本文提出一种代 价最小,但是加固效果显著的与非门结构。在分析 了与非门的单粒子敏感性之后,提出了一种基于三 阱工艺,上拉网络接法不变,将下拉网络中的 NMOS 管各自源极和衬底短接的电路结构。在不增加晶体 管的数目和不影响电路逻辑状态的前提下,有效地 提高了抗单粒子性能。

1 逻辑门中的单粒子瞬态

当高能粒子轰击电路中的敏感节点时,产生大

量电离的电子 - 空穴对,这些载流子定向移动使得 输出节点的电压发生瞬间的跳变就形成了单粒子瞬 态^[14-16]。以反相器为例,见图 1,其中 PMOS 管使 用 Spice 模型,而 NMOS 管采用经过工艺校准的三 维器件结构。当电路的输入为"0"时,PMOS 管导 通,NMOS 管截止,输出节点电容被充电,输出为 "1",此时 NMOS 管的漏极为敏感节点。



Fig. 1 Simulation of SET in an inverter

当高能带电粒子轰击敏感节点时,在粒子的路径上产生大量的电子 - 空穴对,使得漏 - 衬 PN 结瞬间穿通。在电场力和浓度梯度的作用下,空穴向偏置为低的衬底方向迁移,而电子向输出节点移动,造成输出节点的电势突然降低的现象。当粒子入射一段时间后,辐射产生的自由电子和空穴被完全复合,器件内部的电势便又恢复至轰击前的状态,电路正常工作^[17-18]。

研究表明^[19],在深亚微米工艺器件的 SET 响应 中,辐射产生的脉冲电流逐渐从原来的双指数形式 变成一种"平台"电流。这种转变机理是十分复杂 的,与诸多因素相关。一方面,与器件中的体接触、 阱接触的面积以及其到有源区的距离相关。当发生 单粒子事件时,衬底中的电势在瞬间被置为统一的 分布形式,此时电路中原有的漏结电压就被轻 - 重 掺杂的衬底接触所俘获,因此该处的掺杂浓度和版 图布局都决定着"平台"电流的持续时间。另一方 面,按照摩尔定律下降的特征尺寸和电源电压实际 上减弱了恢复管的驱动能力,而辐射产生的载流子 浓度并没有随着器件同等下降,因此产生的辐射电 荷定向移动形成的 SET 电流来不及被补偿或者泄 放,造成了电流"平台"的产生^[20-21]。

根据相关实验,在40 nm 的 CMOS 器件中,LET 值为10 MeV·cm²/mg 的粒子产生的电流"平台"持 续时间可以超过100 ps,该时间决定了 SET 电压的 脉冲宽度。

2 电路设计

基于 N 阱 P 衬工艺的数字集成电路设计中, MOS 管往往被当作具有开关特性的三端器件。栅 极电压控制源漏之间的通断, PMOS 和 NMOS 管的 阱和衬底则分别被偏置在统一的高、低电位。但是 在目前工艺厂商提供的与双阱工艺兼容的三阱工艺 中,P阱被衬底中的深N阱所隔离,可以进行独立偏 置。前文分析了单粒子瞬态效应之后,本节提出将 下拉网络中的 NMOS 管衬底与源极依次短接起来, 最后一个 NMOS 管的衬底和源极同时连接到地。 如果离输出节点最近的 NMOS 管栅极输入为"0", 则与非门的输出为"1",其漏极为敏感节点。当发 生单粒子瞬态时,产生的"平台"电流会在下面串联 的 NMOS 管中产生一定的压降,使得衬底电势快速 升高,从而阻碍空穴向衬底方向迁移,同时也减缓了 电子向输出端移动的趋势,因此输出电压下降程度 减缓,呈现出对单粒子轰击的鲁棒性。

2 输入与非门的线路结构,见图 2,其中 N₁管使 用了三维 NMOS 模型。在未加固的电路中,将 N₁管 和 N₂管之间的串联节点命名为 *c* 节点。类似地,加 固结构中对应节点命名为 *c* '。*c* 节点的电容 *C_e* 可表 示为

$$C_c = C_{\rm sj1} + C_{\rm dj2} \tag{1}$$

式中: C_{sil} 是 N₁管源极总电容,包括一部分的栅源交 叠电容和源 – 衬 PN 结电容; C_{di2} 为 N₂的漏极电容。 在加固结构中,由于 N₁管的源衬短接,则 c'节点的 电容 $C_{c'}$ 就只剩下 C_{di2} 。因此,可以预见的是,加固的 电路在一定程度上可以加快开关速度。

如果 N₂导通,因为导通电阻 R_{on}的存在,使得 "平台"电流在 c'节点上产生一定的压降。通常在 数字电路中,导通的 NMOS 管栅极控制信号为电源 电压,由式(2)可知 R_{on}的数值相对较小,这种情况 下产生的 c'节点电压上升是最小的,加固的效果也 最差。因此将直接与输出节点相连的 NMOS 管关 断,后续串联的所有 NMOS 管导通的输入信号称为 "最坏"输入情况。可以合理推测,随着输入端口数 目的增加,即使是这种输入条件下也能取得较好的 加固效果。

$$R_{\rm on} = \frac{1}{\mu_{\rm n} C_{\rm ox} \frac{W}{L} (V_{\rm GS} - V_{\rm TH})}$$
(2)

如果 N₂关断,则 c'节点的寄生电容同样可以加 快 N₁衬底电位上升速度,抑制输出节点的翻转幅 度。尤其是当节点电容减小之后,充电速度会更快, 加强了抗单粒子翻转的性能。



图 2 2 输入与非门的混合仿真电路

Fig. 2 Hybrid simulation circuit of two-input NAND gate

3 仿真结果与分析

3.1 实验设计

为了验证提出的与非门的抗单粒子瞬态特性, 本文使用 Sentaurus TCAD 仿真工具,基于 40 nm 工 艺,构造出 NMOS 管的三维器件模型,并通过混合 仿真的形式进行对比仿真实验。为保证实验的合理 性,首先对构造的 NMOS 管进行工艺校准,校准结 果见图 3。从图中可以看出,三维 NMOS 管的电学 特性曲线能够和其 Spice 模型进行匹配,因此能够 取代 Spice 模型进行粒子入射混合仿真实验。

TCAD 的优势在于能够最大程度地模拟实际 电路中发生的辐射效应,可以仿真器件被轰击的 实际物理位置和粒子入射角度以及 LET 值。本文 采用重离子垂直入射 N₁管的漏极几何中心,即输 出节点。利用高斯分布特性的电荷产生模型,轰 击半径为 10 nm,轰击起始时间为 2 ns, LET 值为 10 MeV·cm²/mg^[22]。

与图 2 一致,每一组实验都采用传统与非门结构与提出结构对比的形式给出仿真结果。对于 2 输入与非门而言,根据图中器件的端口顺序——N₁和 N₂的栅极信号分别记为 A、B。输入情况共分为

4 种,分别是A = 0、B = 0,A = 0、B = 1,A = 1、B = 0以及A = 1、B = 1。不难发现,2 输入与非门主要发生的是从"1"到"0"的翻转,占比为75%。如果能抑制该翻转,就能起到明显的加固效果。而且,随着输

入端口数目的增加,输出结果中"1"的占比将会更 多。因此,本文提出的加固方法是只针对从"1"到 "0"的翻转,共3种输入情况。



图 3 器件的校准过程

Fig. 3 Calibration process of a device

3.2 加固效果分析

3.2.1 A = 0, B = 1

图 4(a) 为传统与非门输入信号分别为 A = 0、 B = 1时的单粒子瞬态仿真结果。该输入条件下, N_1 管的漏极为敏感节点。仿真结果显示,输出信号在 2 ns 时刻,发生了从"1"到"0"的翻转变化,输出电 压从 1.1 V 跳变至 -0.95 V,脉冲宽度为 180 ps, 而 图 4(b) 为加固的与非门受到单粒子轰击之后的翻 转情况。从图中可以看出,当粒子入射之后,c'节点 的电位被明显快速抬高,而输出节点翻转的最低值 为0.13 V,和传统结构相比,电压翻转程度降低了 55.6%,显著地改善了抗单粒子瞬态特性。尽管如 此,这是2输入与非门中最坏的输入模式。实验结 果表明,如果下拉网络中串联的管子数目增加,提出 的电路结构即使在最坏情况下也能起到很好的抑制 翻转效果。





上述现象产生的主要原因在于,未加固的电路 中,N₁和 N₂管的衬底统一被固定偏置到地。发生单 粒子事件时,衬底和漏极端口吸引空穴和电子形成 电压脉冲;而在加固电路中,N₁衬底与源极短接,并 连接到 N₂的漏极,此时 SET 电流产生的压降会使得 *c*'节点的电势抬升,阻碍载流子的进一步定向迁移。 图 4 中的 *c* 和 *c*'节点电势就反映了这一差异。 3.2.2 A = 1 B = 0

对于与非门而言,当输入信号为"0"和"1"时, 不论输入信号的顺序如何,输出的结果同为"1"。 因此,为了验证加固之后的与非门对"01"输入有着 同样的抗单粒子瞬态效果,需要对A=1、B=0的情 况进行仿真。图5(a)为未加固2输入与非门单粒 子瞬态的仿真结果,图中显示输出节点仍然发生了 明显的翻转,且最低电压值为 - 0.91 V。而在 图 5(b)中,加固电路的输出节点几乎没有扰动,粒 子轰击对输出电压没有影响。该现象的主要原因在 于,当 N₁的源极和衬底短接到 c[']节点之后,辐射瞬 间产生的大量空穴向衬底方向迁移的过程中,将 c['] 节点被充至高电位,且远高于电源电压,快速阻断了 空穴迁移的趋势,同时也遏制了电子向输出节点移 动。由于最开始的电流是由漂移作用产生,响应速 度快,大概在几个皮秒量级^[23-24]。因此 *c*'点电压上 升速度极快,输出电压只是轻微扰动。该结构在本 文的工艺和驱动能力下几乎实现了对单粒子瞬态完 全免疫,其加固效果要比 *A* = 0、*B* = 1 条件下更加明 显。总体来说,提出的与非门结构在两种输入顺序 下都达到了抗单粒子翻转的作用,体现了输入"01" 信号的对称性。



图 5 输入为 A = 1、B = 0 时 2 输入与非门的单粒子瞬态 Fig. 5 SET in a two-input NAND gate when A = 1 and B = 0

3.2.3 A = 0 B = 0

最后,仿真了输入信号为"00"时的加固效果。 未加固与非门的单粒子瞬态仿真结果见图6(a)。 与前面的传统结构仿真结果相同,输出节点还是发 生了大幅度的翻转,主要原因是衬底接地,对空穴还 是具有很强的吸引作用,N₁管的漏极吸引电子的能 力未被减弱,因此输出节点出现了从"1"到"0"的翻 转,最低电压为-0.87 V。而提出的与非门在输入 为A = 0、B = 0条件下的单粒子仿真结果见 图6(b)。由图可知,当发生粒子轰击时,输出节点 只是轻微扰动,没有翻转的现象。原因和前一种输 入情况相同,轰击之后轻微的 SET 电流会瞬间提高 衬底的电势,阻碍了空穴向衬底方向的流动,使得输 出端收集的电子数目也相应减少,因此输出电压保 持恒定。





以上仿真结果表明,提出的与非门结构对于不 同输入条件下从"1"到"0"的翻转均有抑制的效果。 尤其是在A = 1、B = 0和A = 0、B = 0时,抗单粒子的效果更加明显,电压几乎维持不变,在LET值为

10 MeV·cm²/mg的条件下,实现了对单粒子轰击免 疫的效果。

3.2.4 "最坏"情况下的3输入与非门

根据前文所述原理,可以得出本文加固设计方 法对多输入(3输入及以上)的与非门从"1"到"0" 的翻转抑制效果将更为明显。最后,对传统的3输 入与非门及其加固结构进行了粒子入射仿真实验。



图 7 3 输入与非门混合仿真电路



与2输入与非门的仿真结果相似,未加固的电 路输出节点出现了大幅度的电压翻转,最低电压为 -0.89 V,见图8。中间节点 c、d 电压也出现了不同 程度的下降。对于加固的3输入与非门,其仿真结 果和预期效果完全一致,电路的中间节点 c'、d'电压 分别被抬高,而且由于串联电阻的作用,c'节点的电

势明显高于 d'。输出节点电压仅仅从 1.1 V 下降至 0.8 V。和加固前相比,即使在"最坏"输入情况下, 3 输入与非门的电压扰动降低幅度高达 85.4%。如 果以电源电压的一半作为高低电平的开关阈值来衡 量,那么这样的波动实际上对逻辑值并未造成干扰, 因此达到了抗单粒子瞬态的效果。

提出的3输入与非门结构见图7(b)。在2输

入与非门的下拉网络中,增加了离输出节点最远的

N,管,其栅极的输入被记为I,N,和N,的串联节点为 d,加固结构中对应节点为 d'。本次仿真是针对"最

坏"输入情况进行的。N1、N2和 N3管的输入信号分

别为A = 0、B = 1、I = 1。此时, N₁管的漏极为敏感节

out





结果与讨论 4

为了评估本文提出的加固方法,对2输入与非 门的延时以及不同输入条件下的电压传输特性曲线 进行仿真。在下面的仿真结果中,图例没有被标出 来的输入信号表示一直处于逻辑高电平的状态。 图 9(a) 中标出来的信号表示正在发生从"1" 到"0" 的 跳变,而图9(b)中标出来的信号则表示相反的动作。



图 9 加固前后的延时对比

Fig. 9 Comparison of delay time before and after hardening

从图 9 中可以看出,加固对电路的上升和下降 延时并未造成不良影响。反而在 *A* = 1, *B* 从"1"到 "0"跳变情况下,优化了上升延时;在 *A* = 1, *B* 从"0" 向"1"跳变过程中优化了下降延时。加固使得这一 组延时同时减小,其他输入情况和原来保持相同。

与未加固结构相比,延时优化的根本原因在于 加固电路中 N₁管和 N₂管串联节点处电容 C_e,减小。 在 N₁导通,N₂逐渐关断的过程中,未加固的电路需 要向电容 C_e充电;同理,当 N₁导通,N₂逐渐开启的过 程中,需要对电容 C_e放电,因此延时更大。而电路 加固之后,电容 C_e和 C_e相比,数值明显减小,因此延 时更短。

加固前后的电压传输特性曲线见图 10,从图中 可知,加固依然未对电路的电压传输特性造成影响。



图 10 加固前后的电压传输特性曲线



当A、B同时从"0"向"1"翻转时,由于上拉驱动能力最强,所以在很宽的电压范围内输出一直为高; 而对于B=1,A从"0"到"1"翻转过程中,由于下拉管的漏源电压使得 N_1 管的栅源电压减小,因此相比 于 *A* = 1, *B* 从"0"到"1"跳变的情况, 电压传输特性 曲线稍微向右移动。

5 结 论

本文分析了深亚微米集成电路的单粒子瞬态效 应机理,并基于此提出了一种加固的与非门设计方 法。提出的电路结构不仅功能正确,还在特定的输 入情况下优化了上升和下降延时,而且不引入额外 的器件。TCAD 混合仿真实验表明,对于 2 输入与 非门,在 3 种输入情况下都能起到抑制从"1"到"0" 的翻转效果。尤其是在输入为A = 1、B = 0和A = 0、 B = 0的 2 种情况几乎达到了对 LET 值为 10 MeV·cm²/mg的单粒子效应完全免疫的效果。 3 输入与非门的仿真结果表明,该加固方法随着输 入端数目的增加而效果更加明显。本文设计出的抗 单粒子瞬态加固的与非门可以应用于基于三阱工艺 的抗辐射标准单元库中。

参考文献

- [1] CAI Chang, LIU Tianqi, ZHAO Peixiong, et al. Multiple layouthardening comparison of SEU-mitigated flip-flops in 22-nm UTBB FD-SOI technology [J]. IEEE Transactions on Nuclear Science, 2020, 67(1): 375. DOI: 10.1109/TNS.2019.2956171
- [2]赵元富,王亮,岳素格,等.纳米级 CMOS 集成电路的单粒子效应及其加固技术[J].电子学报,2018,10(10):2516
 ZHAO Yuanfu, WANG Liang, YUE Suge, et al. Single event effect and its hardening technique in nano-scale CMOS integrated circuits
 [J]. Acta Electronia Sinica, 2018,10(10):2516. DOI: 10.3969/j.issn.0372-2112.2018.10.027
- [3] CHEN Jianjun, CHEN Shuming, HE Yibai. Novel layout technique for N-hit single-event transient mitigation via source-extension [J].
 IEEE Transactions on Nuclear Science, 2012, 59(6): 2862. DOI: 10.1109/TNS.2012.2212457
- [4] NARASIMHAM B, GAMBLES J W, SHULER R L, et al. Quantifying the effect of guard rings and guard drains in mitigating charge collection and charge spread [J]. IEEE Transactions on

Nuclear Science, 2008, 55 (64): 3457. DOI: 10.1109/TNS. 2008.2007119

- [5] JAGANNATHAN S, GADLAGE M J, BHUVA B L, et al. Independent measurement of SET pulse widths from N-hits and P-hits in 65-nm CMOS[J]. IEEE Transactions on Nuclear Science, 2008, 57(6): 3388. DOI: 10.1109/TNS.2010.2076836
- [6] RAO R R, CHOPRA K, BLAAUW D T, et al. Computing the soft error rate of a combinational logic circuit using parameterized descriptors [J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2007, 26 (3): 472. DOI: 10. 1109/TCAD. 2007. 891036
- [7] DODD P E, MASSENGILL L W. Basic mechanisms and modeling of single-event upset in digital microelectronics [J]. IEEE Transactions on Nuclear Science, 2003, 50 (2): 587. DOI: 10.1109/TNS. 2003.813129
- [8] ZHANG Ming, SHANBHAG N R. A CMOS design style for logic circuit hardening[C]// Reliability Physics Symposium Proceedings.
 [S.1.]: IEEE, 2005. DOI: 10.1109/RELPHY.2005.1493088
- [9] LIN Dianpeng, XU Yiran, LI Xiaoyun, et al. A novel SEU tolerant memory cell for space applications [J]. IEICE Electron Express, 2018, 15(17): 660. DOI: 10.1587/elex.15.20180656
- [10] DU Yankang, CHEN Shuming, LIU Biwei, et al. A constrained layout placement approach to enhance pulse quenching effect in large combinational circuits [J]. IEEE Transactions on Device and Material Reliability, 2014, 14(1): 272. DOI: 10.1109/TDMR. 2013.2291409
- [11] TOKALA V R, SANGEETA N. Single event transient hardening technique for logic gates based on radiation hardening by Reliability design [J]. International Journal of Electrical and Electric Engineering & Telecomunications, 2017, 6(2): 54. DOI: 10. 1109/ICPEICES. 2017. 7853538
- [12] HARMANDER S D, DENNIS S, DAVID B. Gate-level mitigation techniques for neutron-induced soft error rate [C]//Proceedings of the Sixth International Symposium on Quality Electronic Design. [S. l.]: IEEE, 2005: 178. DOI: 10.1109/ISQED.2005.61
- [13] DING Lili, CHEN Wei, WANG Tan, et al. Modeling the dependence of single-event transients on strike location for circuitlevel simulation [J]. IEEE Transactions on Nuclear Science, 2018, 66(6): 868. DOI: 10.1109/TNS.2019.2904716
- [14] 赵馨远,张晓晨,王亮,等. 晶体管形状对单粒子瞬态脉冲特性的影响研究[J]. 微电子学与计算机,2014,31(10):76
 ZHAO Xinyuan, ZHANG Xiaochen, WANG Liang, et al. Impact of gate shape of transistor on single event transient pulse [J]. Microelectronics & Computer, 2014, 31(10):76

- [15] LIU Zheng, CHEN Shuming, LIANG Bin. Analyse of current components in NMOS single event transient [C]// 2009 European Conference on Radiation and its Effects on Components and Systems. Brugge: IEEE, 2009: 246. DOI: 10. 1109/RADECS. 2009. 5994587
- [16] SANDEEPAN D. Trends in single event pulse widths and pulse shapes in deep sub-micro CMOS [D]. Nashville: Vanderbilt University, 2007
- [17] BENEDETTO J M, EATON P H, MAVIS D G, et al. Digital single event transient trends with technology node scaling [J]. IEEE Transactions on Nuclear Science, 2006, 53(6): 3464. DOI: 10. 1109/TNS.2006.886044
- [18] QIN Junrui, CHEN Shuming, LIU Biwei. Research on single event transient pulse quenching effect in 90 nm CMOS technology [J].
 Science China Technology Science, 2011, 54 (11): 3066. DOI: 10.1007/s11431-011-4579-6
- [19] CABANAS H, CANON E H, RABAA S, et al. Robust SEU mitigation of 32 nm dual redundant flip-flops through interleaving and sensitive node-pair spacing [J]. IEEE Transactions on Nuclear Science, 2013, 60(6): 4376. DOI: 10.1109/TNS.2013.2288090
- [20] EBRAHIMI M, ASADI H, BISHNOI R. Layout-based modeling and mitigation of multiple event transients [J]. IEEE Transactions on Computer Aided Design and Integrated Circuits and System, 2016, 35(3): 369. DOI: 10.1109/TCAD.2015.2459053
- [21] BUCHNER S P, FLORENT M, VINCENT P. Pulsed-laser testing for single-event effects investigations [J]. IEEE Transactions on Nuclear Science, 2013, 60(2): 1865. DOI: 10.1109/TNS.2013. 2255312
- [22]高成,张芮,王怡豪,等. 深亚微米 CMOS 反相器的单粒子瞬态效应研究[J]. 微电子学,2019,10(49):729
 GAO Cheng, ZHANG Rui, WANG Yihao, et al. Study on single event transient in a deep submicron CMOS inverter [J]. Microelectronics, 2019, 10(49):731. DOI: 10.13911/j. cnki. 1004 3365.180493.
- [23] ANTONIO C, ANTONIO R, FRANCESC M, et al. Active radiation-hardening strategy in Bulk FinFETs [J]. IEEE Access, 2020, 30(3): 859. DOI: 10.1109/ACCESS.2020.3035974
- [24] MUNTEANU D, AUTRAN J L. Simulation analysis of bipolar amplification in independent-gate FinFET and multi-channel NWFET submitted to heavy-ion irradiation [J]. IEEE Transactions on Nuclear Science, 2012, 59(6): 3256. DOI: 10.1109/TNS. 2012.2221740.

(编辑 苗秀芝)