2. 天津市成像与感知微电子技术重点实验室(天津大学),天津 300072
2. Tianjin Key Laboratory of Imaging and Sensing Microelectronic Technology (Tianjin University), Tianjin 300072, China
陀螺仪是一种用来检测空间方向上角速度和加速度变化的惯性传感器件,被广泛应用于精密导航控制、汽车电子和工业控制等领域。与传统的陀螺仪相比,MEMS陀螺仪具有体积小、质量轻、功耗低等优势,成为近年来研究的热点话题。
相比于其他检测方式,基于电容式检测的MEMS陀螺仪具有温漂小、噪声低和灵敏度高等优点,在市场中占据主导地位。MEMS陀螺仪的读出电路是物理信号和数字处理系统之间的桥梁,影响着整个系统的性能。目前已有的研究提出了多种用于电容式MEMS陀螺仪的检测电路,主要有连续时间电压(continuous-time-voltage,CTV)检测,连续时间电流(continuous-time-current,CTC)检测和开关电容(switched-capacitor,SC)检测[1-4]。连续型检测具有较好的噪声性能,但需要大的电阻为运放提供直流偏置[5-6],消耗较多的面积资源。另外,连续时间检测方案易受到外界环境因素的干扰,影响检测精度。离散时间检测多采用开关电容结构实现,它不需要电阻偏置,克服了连续型检测存在的缺点,且具有功耗低、易与敏感结构部分集成,鲁棒性强等优点。为便于进行数字化处理,需要模数转换器对检测到的信号进行量化输出。相比于传统的奈奎斯特型模数转换器(analog to digital converter,ADC)[5, 7],ΔΣ调制器具有精度高、功耗低的优势,用于低速高精度检测领域。陀螺仪输出信号具有频率低、带宽窄的特点,易与ΔΣ调制技术相结合。近年来MEMS陀螺仪检测电路的数字化输出方案多采用低通结构调制器[8-12]。相比之下,带通结构频率选择性好,且同等条件下采样频率更低,功耗更小。
本文设计了一款基于电容式MEMS陀螺仪的全差分离散型检测电路。基于该检测电路提出高频载波调制和相关双采样相结合的技术方案,采用全差分开关电容检测的方式对MEMS陀螺仪的敏感电容信号进行读出,有效降低了低频噪声的干扰。针对读出的电压信号,设计了一款4阶4 bit的离散型带通ΔΣ调制器进行量化,实现了高精度的数字化输出,提高了检测电路的分辨率。基于0.18 μm BCD工艺对整体电路进行设计验证,结果表明:与之前的研究成果相比,本文设计的检测电路具有更好的噪声性能和更高的检测精度。
1 MEMS陀螺仪检测原理电容式MEMS陀螺仪的敏感检测结构主要由惯性可动质量块、悬梁臂和两组固定电极构成。惯性可动质量块位于上下固定电极中间,形成两个平行板电容,见图 1。
![]() |
图 1 MEMS陀螺仪检测元件等效模型 Fig. 1 Equivalent model of MEMS gyroscope detection component |
MEMS陀螺仪检测原理是基于科里奥利力的作用,由牛顿第二定律,可以将其表示为
$ \overrightarrow{F_{\mathrm{c}}}=-2 m \overrightarrow{\boldsymbol{\varOmega}} \times \overrightarrow{\boldsymbol{v}} $ | (1) |
式中:
用C1、C2表示MEMS机械结构部分的等效电容,其表达式为
$ \left\{\begin{array}{l} C_1=\frac{\varepsilon A}{x_1}=\frac{\varepsilon A}{x_0-x} \approx C_{\mathrm{s}}\left(1+\frac{x}{x_0}\right)=C_{\mathrm{s}}+\Delta C \\ C_2=\frac{\varepsilon A}{x_2}=\frac{\varepsilon A}{x_0+x} \approx C_{\mathrm{s}}\left(1-\frac{x}{x_0}\right)=C_{\mathrm{s}}-\Delta C \end{array}\right. $ | (2) |
式中:A为极板的有效表面积,ε为介电常数,x0为平衡状态下极板之间的距离,x为由于角速度变化引起的位移变化量。
根据式(2)可知,C1、C2由两部分组成:平衡状态下的静态电容Cs和由于机械位移变化而导致的动态变化电容ΔC。角速度的变化最终导致了差分电容量的变化,完成了从物理量到电学参数的转换。
2 系统架构设计本文所采用的整体检测框架图如图 2所示,主要由前级C/V转换电路和后级模数转换电路两部分组成。时钟控制脉冲信号由陀螺仪驱动模态的自定时时钟产生,用来完成对检测电路的时序控制。偏置电路用来提供参考电压和偏置电流。整体检测电路采用全差分结构,有效抑制了偶次谐波,提高了电路的动态范围。前端检测方案采用离散时间开关电容结构,在敏感电容公共端施加方波激励信号,通过从敏感电容到第1级开关电容检测电路中反馈电容的电荷转移实现了电容量到电压量的转换。前端的电压读出信号经过次级电路的幅度调整和解调处理后,通过带通ΔΣ调制器进行量化完成数字化输出。本文提出的带通调制器采用4阶4 bit前馈结构,采用高阶架构可以获得更好的噪声整形效果,另外多位量化有助于保证系统的稳定性。在本文中,综合考虑功耗,信噪比需求和电路实现的可靠性等因素,将陷波频率设计在fs /16处(fs为带通调制器的采样频率)即前端机械结构谐振频率处,后面通过数字电路的处理可以滤除其他频率范围的噪声,提高了检测精度。
![]() |
图 2 检测电路系统框图 Fig. 2 Block diagram of sensing circuit system |
本文提出的开关电容结构C/V转换电路(见图 3(a)),主要包括第1级电容电压转换和第2级的次级放大电路。采用两个差分的可变电容建模由于角速度变化而导致的电容变化。可变电容模型包括两部分:Cs为MEMS陀螺仪的静态电容,ΔC为变化电容。Ci为第1级积分电容,Cs2、Cf2分别为第2级的采样电容和积分电容。Cicmfb为可配置的参考电容阵列,其取值大小等于Cs。两相非交叠时钟Φ1和Φ2用于控制接在敏感电容公共端的载波调制信号。两个可配置的参考电容阵列Cicmfb公共端被施加等幅反相的激励信号,用于消除方波调制信号引起的共模阶跃。检测电路通过电荷的转移过程将电容变化量转换为可处理的电压信号,后经次级放大调整输出信号的幅值,通过解调电路的处理后得到带有谐振频率的有效信号分量。低频噪声通过解调电路搬移到调制频率处,可以通过后续的滤波电路进行滤除。载波调制频率的选择和检测电路的性能紧密相关。调制频率选择越高越有利于低频噪声的降低,但同时对运放带宽的要求变高,致使电路功耗增加。在本文中,进行折衷考虑,选择的调制频率为500 kHz。在次级放大阶段采用了相关双采样技术对两级运放的失调电压和低频噪声进行消除。通过高频载波调制和相关双采样技术相结合的方法进一步降低了低频噪声的干扰。另外,输入共模点的漂移会影响检测精度,在本文中引入输入共模反馈技术。输入共模反馈模块由运算放大器ICMFB和反馈电容Cfb组成。将主运放OP1的两个差分输入端的共模电压与参考电压进行比较,通过Cfb的反馈作用保证输入共模点的虚地特性。第1级的积分电容Ci和第2级的积分电容Cf2均采用了可配置电容阵列,使得C/V转换电路可以实现4档增益(0.5、1.0、2.0、10.0 mV/fF),以满足不同的检测需求。
![]() |
图 3 C/V转换电路原理图及时序图 Fig. 3 Schematic of C/V conversion circuit and timing diagram |
图 3(b)为C/V转换电路的工作时序。以检测A阶段为例,整个电路的工作过程可以分为3个阶段:
1) 电荷清零阶段(复位阶段)。如图 3(a)在Φ4,Φ3,Φ2同时为高电平时,对电路中所有的采样电容和积分电容进行电荷清零。此时MEMS前端敏感电容的公共端接在Vs+上,进行充电过程。此时第1级运放OP1正负输入端积累的电荷量可以分别表示为:
$ Q 1_{1 A+}=V_{\mathrm{s}+}\left(C_{\mathrm{s}}+\Delta C\right)+V_{\mathrm{s}-} C_{\mathrm{icmft}} $ | (3) |
$ Q 1_{1 A_{-}}=V_{\mathrm{s}+}\left(C_{\mathrm{s}}-\Delta C\right)+V_{\mathrm{s}-} C_{\mathrm{icmtb}} $ | (4) |
2) 失调消除阶段。Φ3提前于Φ4断开,第1级运放OP1的输出失调电压和次级运放OP2的等效输入失调电压以及它们的低频噪声被采样并存储在采样电容Cs2上。对于次级放大阶段的运放OP2,输入端的电荷量可以写为:
$ Q 1_{2 \mathrm{~A}+}=\left(V_{\mathrm{os} 1}-V_{\mathrm{os} 2}\right) C_{\mathrm{s} 2}-V_{\mathrm{os} 2} C_{\mathrm{f} 2} $ | (5) |
$ Q 1_{2 A-}=0 $ | (6) |
3) 检测放大阶段。Φ4,Φ3,Φ2都变为低电平,Φ1,Φ5变为高电平时,敏感电容的公共端接在Vs-上,其存储的电荷量发生变化。第1级运放OP1输入端的电荷量可以表示为:
$ Q 2_{1 A-}=V_{\mathrm{s}-}\left(C_{\mathrm{s}}-\Delta C\right)+V_{\mathrm{s}+} C_{\mathrm{icmfb}}+V_{\text {outp } 1} C_{\mathrm{i}} $ | (7) |
$ Q 2_{1 A-}=V_{\mathrm{s}-}\left(C_{\mathrm{s}}-\Delta C\right)+V_{\mathrm{s}+} C_{\mathrm{icmfb}}+V_{\text {outn } 1} C_{\mathrm{i}} $ | (8) |
根据电荷守恒定律可以得到:
$ \left(V_{\text {outp } 1}-V_{\text {outnl }}\right)_{\mathrm{A}}=\Delta V_{\text {out1A }}=\frac{2 \Delta C}{C_{\mathrm{i}}}\left(V_{\mathrm{s}+}-V_{\mathrm{s}-}\right) $ | (9) |
此时,次级运放OP2输入端的电荷量表示为
$ \begin{aligned} Q 2_{2 A+}= & \left(V_{\text {outp } 1}+V_{\text {os } 1}-V_{\text {os } 2}\right) C_{\mathrm{s} 2}+ \\ & \left(V_{\text {outp } 2}-V_{\text {os } 2}\right) C_{\mathrm{f} 2} \end{aligned} $ | (10) |
$ Q 2_{2 \mathrm{~A}-}=V_{\text {outn1 } 1} C_{\mathrm{s} 2}+V_{\text {outn } 2} C_{\mathrm{f} 2} $ | (11) |
根据电荷守恒定律,次级运放OP2的输出可以表示为
$ \Delta V_{\text {out } 2 \mathrm{~A}}=-\frac{C_{\mathrm{s} 2}}{C_{\mathrm{f} 2}} \Delta V_{\text {out1 }}=-\frac{2 \Delta C}{C_{\mathrm{i}}} \frac{C_{\mathrm{s} 2}}{C_{f 2}}\left(V_{\mathrm{s}+}-V_{\mathrm{s}-}\right) $ | (12) |
检测B阶段工作原理同上,变化的电压方向相反。从式(12)可以看出电路输出端的电压值和电容的变化量呈比例关系,失调电压被消除。要提高灵敏度就要增加Vs+-Vs-和Cs2,减小Ci,Cf2。
3.1.2 噪声分析及高精度运放的设计微机械结构中有效信号非常微弱,容易被淹没[13],因此进行噪声分析十分必要。整个微机械系统的噪声来源主要有两部分:电路噪声和机械噪声。电路噪声包括检测电路中不可避免产生的电子噪声和量化电路引入的量化噪声[14-16]。为提高检测精度,设计低噪声的前端检测电路至关重要。对整体电路噪声性能起决定性作用的为第1级电容电压转换电路。在本设计中采用相关双采样和高频载波调制的手段有效消除了1/f噪声的影响。在这里的分析中忽略闪烁噪声,开关电容放大器构成的前端检测电路中运放的噪声占据主导地位[17-18]。运算放大器的噪声可以等效到输入端见图 4。
![]() |
图 4 单端运放噪声分析模型 Fig. 4 Single-ended representation for op-amp noise analysis |
运放输入端的等效噪声可表示为
$ \frac{V_{\mathrm{op}, \mathrm{~N}}^2}{\Delta f}=4 k T \frac{2}{3 g_{\mathrm{m}}} n_{\mathrm{f}} $ | (13) |
式中:gm为运放的跨导,nf为噪声系数,k为玻尔兹曼常数,T为温度。
根据传输函数可以得到运放输出端噪声为
$ \frac{V_{\text {out }, \mathrm{N}}^2}{\Delta f}=\frac{8}{3} \frac{C_{\mathrm{T}} k T}{C_{\mathrm{i}} C_{\mathrm{L}} f_{\mathrm{s} 0}} n_{\mathrm{f}} $ | (14) |
式中:
$ \frac{C_{\mathrm{eq}}^2}{\Delta f}=\frac{V_{\mathrm{out}, \mathrm{~N}}^2}{\Delta f} \frac{C_{\mathrm{i}}^2}{V_{\mathrm{s}}^2}=\frac{8}{3} \frac{k T C_{\mathrm{T}} C_{\mathrm{i}}}{C_{\mathrm{L}}} \frac{1}{f_{\mathrm{s} 0}} \frac{1}{V_{\mathrm{s}}^2} n_{\mathrm{f}} $ | (15) |
根据式(15),可以通过降低CTCi/CL和提高Vs的方法来降低等效输入电容噪声。另外,等效输入电容噪声和nf紧密相关,为优化电路噪声性能,应选择适当的运放结构。本文中第1级电容电压转换阶段的运放OP1结构如图 5所示,采用了增益自举技术实现大带宽高增益的设计需求,最大限度地减少热噪声和信号失真。主运放采用类反相器的全差分电流复用型跨导运算放大器结构,将N管和P管并联实现互补输入结构,增加了允许的输入共模范围,有效提高了跨导效率。共模反馈部分采用离散型开关电容结构实现。
![]() |
图 5 运算放大器OP1原理图 Fig. 5 Schematic of operational amplifier OP1 |
针对高精度的陀螺仪,要求实现数字输出的模数转换器具有较高的信噪比,良好的线性度和稳健的鲁棒性。在实现惯性传感器数字输出的各种技术中,ΔΣ技术因具有高精度和低功耗在近年来备受关注[19-20]。其利用过采样和噪声整形技术,使得有效带宽内的噪声功率得到极大程度的降低。陀螺仪的电压读出信号以谐振频率为中心,具有很窄的信号带宽。对于此类低频窄带信号,相比于低通结构,带通结构具有功耗低、线性度好等优势。针对前端特定带通处理范围需求的读出信号,提高采样频率与陷波频率的比值有利于提高过采样率,从而获得更高的信噪比,同时会导致系统功耗的增加。当该比值过高时,电路实现难度增加且可靠性难以保证。综合考虑下,本文将陷波频率点设置在采样频率的1/16处。图 6为本文提出的带通调制器系统框架,由两级谐振器、求和模块、4 bit量化模块和反馈DAC(digital to analog converter)组成。与反馈拓扑相比,前馈拓扑降低了系统对谐振器非线性的敏感性,使其适用于高分辨率应用,且减小了面积和功耗。在本文的设计中引入了一条直接从输入到量化器的前馈路径,从而使得环路滤波器只对量化噪声进行处理,降低了环路对积分器的摆幅要求。
![]() |
图 6 带通调制器系统框图 Fig. 6 Block diagram of proposed bandpass modulator |
根据图 6给出的系统框架结构和信号传输过程,可以写出输出信号Y(z)的表达式为
$ Y(z)=X(z) \cdot S_{\mathrm{TF}}+E(z) \cdot N_{\mathrm{TF}} $ | (16) |
其中:
$ \begin{gathered} S_{\mathrm{TF}}=1 \\ N_{\mathrm{TF}}=\frac{\left(z^2-1.85 z+1\right)^2}{z(z-0.387)\left(z^2-0.813 z+0.491\right)} \end{gathered} $ |
式中:X(z)为输入信号,E(z)为量化噪声,STF、NTF分别为系统的信号传输函数和噪声传输函数。
从STF可以看出由于输入信号到量化器前馈通路的引入,使得系统对有效信号在整个信号带宽内的响应为单位增益。环路滤波器只对量化噪声进行处理,不仅减小了环路内的电压摆幅,而且消除了开关和运放引入的失真。对于本文所提出的带通调制器架构,噪声传输函数的零点位置是由NTF的分子即z2-1.85z+1=0的根确定的,又因为z=ej2πf/fs,代入计算可得解为f0=fs/16,即陷波频率f0位于采样频率fs的1/16处。在该频率处NTF增益值为0,因此量化噪声只能在陷波频率外不关心的频带范围内通过,起到了带通的噪声整形效果。
本文所提出的带通调制器电路实现如图 7所示,主要包括两级开关电容结构实现的谐振器、有源加法器、4 bit SAR量化器和开关电容实现的反馈DAC阵列。本文采用的谐振器结构为无损离散积分(lossless discrete integrator,LDI)型。LDI型谐振器的电路实现由一个含延时和一个不含延时的积分器以及一条反馈路径组成(见图 7框线部分)。品质因数Q决定着调制器中心频率处陷波的深度,LDI型谐振器的Q不受增益误差的影响,在谐振频率点处能获得较好的陷波效果。因此,这里选择LDI型谐振器以实现较高的信噪比。多位反馈DAC的电容阵列与第1级的采样电容采用共享的方式以节省面积和功耗。为提高输入信号的采样精度,输入端的采样开关采用了栅压自举开关。其他部分的开关,采用普通的CMOS传输门结构实现。该调制器架构对运放的输出摆幅要求较低,因此在本文中采用类反相器的全差分电流复用型跨导运算放大器,有效降低了噪声和功耗,共模反馈采用开关电容结构。使用两项非交叠时钟ΦA和ΦB以减小沟道电荷注入效应的影响。有源加法器用于对各级积分器输出和输入信号进行按比例求和。量化器采用自定时异步4 bit SAR ADC,充分结合了高精度和SAR功耗低的优点,自定时的方式避免了额外高频时钟的使用。多位量化可以有效提升调制器性能,且有利于整个环路的稳定性。同时多位量化也会由于反馈DAC中单位电容之间的失配引入非线性的问题,在本文中采用动态元件匹配(dynamic element matching, DEM)技术对其进行抑制。
![]() |
图 7 带通调制器电路原理图 Fig. 7 Schematic of implemented bandpass modulator |
基于0.18 μm BCD工艺对整体电路进行仿真验证及版图设计。检测电路部分的版图如图 8所示,核心面积为1 500 μm×900 μm。其中C/V转换模块面积为400 μm×350 μm,调制器面积约为1100 μm×900 μm。整体电路为全差分结构,因此对电路的整体对称性要求较高。对核心模块部分进行了共质心匹配设计,对关键信号线的走线尽可能做到完全对称,保证版图带来的寄生效应相同。对版图进行寄生参数提取后,进行了整体电路的后仿真。MEMS陀螺仪的相关参数见表 1。
![]() |
图 8 检测电路核心版图 Fig. 8 Layout of proposed sensing circuit |
![]() |
表 1 MEMS陀螺仪参数 Tab. 1 MEMS gyroscope specifications |
基于Verilog-A语言对敏感电容进行建模,模拟角速度的变化引起的电容变化。前端C/V转换电路的主时钟频率为1 MHz,施加的方波调制信号的频率为500 kHz。利用PSS+Pnoise对其噪声性能进行工艺角仿真评估,图 9显示了在增益为0.5 mV/fF时电路的输出噪声频谱密度。在谐振频率5 kHz处,TT、SS、FF工艺角下等效输入电容噪声分别为0.047、0.048、0.062 aF/Hz。图 10为在固定不同增益值情况下,敏感电容从-420 fF变化到420 fF时C/V转换电路输出电压的变化情况,测得最大非线性误差为0.15%,可见前端电路具有良好的线性度。
![]() |
图 9 输出噪声频谱密度 Fig. 9 Spectral density of output noise |
![]() |
图 10 不同增益下输出电压 Fig. 10 Output voltage under different gains |
表 2给出了本文的C/V转换电路与其他相关文献的重要参考指标的对比,可见本文获得了较好的噪声性能。另外采用FoM值对电路的综合性能进行评估,本文所提出的前端C/V转换电路有较好的表现。前端电路FoM值定义为
$ \mathrm{FoM}_{\mathrm{c} / \mathrm{v}}=\frac{I \times C_{\text {eq }, \text { noise }}}{\sqrt{W_{\mathrm{B}, \mathrm{CV}}}} $ | (17) |
![]() |
表 2 C/V转换电路性能对比 Tab. 2 Main performance comparison of C/V conversion circuit |
式中:I为电流消耗,Ceq, noise为等效输入电容噪声,WB, C/V为C/V转换电路带宽。
本文提出的单环4阶4 bit前馈型带通调制器面积约为1100 μm×900 μm,电流平均消耗为230 μA。在输入为谐振频率处信号,幅度为-1.6 dBFS,采样频率80 kHz时,对输出的码流做FFT分析,TT工艺角下的频谱图见图 11(a)。后仿真结果表明,在过采样率为400,信号带宽为100 Hz情况下,TT、SS、FF工艺角的信噪比分别为98.0、97.3、96.5 dB,有效位数达到15.0 bits以上。图 11(b)为频谱图的局部放大结果。
![]() |
图 11 输出信号频谱 Fig. 11 Spectrum of output signal |
最后表 3给出了本文与其他文献的关键指标对比。可见与低通结构相比,本文的带通结构在实现低功耗的同时,获得了更高的信噪比指标,实现高精度读出。采用FoM值来对调制器的综合性能进行评估,其定义为
$ \mathrm{FoM}_{\mathrm{DSM}}=\frac{P}{2 \times W_{\mathrm{B}} \times 2^{s_{\mathrm{ENOO}}}} $ | (18) |
![]() |
表 3 调制器电路性能对比 Tab. 3 Main performance comparison of the modulator |
式中:P为功耗,WB为信号带宽,上标sENOB为有效位数。
5 结论1) 本文针对电容式MEMS陀螺仪提出了一款全差分低噪声、高分辨率的检测电路。采用高频载波调制技术和相关双采样技术相结合,有效降低了低频噪声。本文提出的4阶4 bit单环前馈型带通ΔΣ调制器提高了量化精度。
2) 基于0.18 μm BCD工艺,在电源电压5 V下对整体电路进行设计验证。仿真结果表明所提出的检测方案有效降低了噪声,提高了检测精度。前端C/V转换电路的等效输入电容噪声为0.062 aF/Hz,与表 2中近年来所提出的检测方案相比,有较好的噪声性能。此外,提出的带通调制器在带宽100 Hz下,有效位数达到15 bits,相比于表 3中的低通架构,在实现低功耗的同时获得了更高的量化精度。本文为实现低噪声、高精度的电容式传感器检测电路提供了新的解决方案。
[1] |
CHIANG Chengta, CHANG Chuni, FANG Weileun. Design of a digitized vibration detector implemented by CMOS digitized capacitive transducer with in-plane SoI accelerometer[J]. IEEE Sensors Journal, 2014, 14(8): 2546. DOI:10.1109/JSEN.2014.2303646 |
[2] |
KAR S K, CHATTERJEE P, MUKHERJEE B, et al. A differential output interfacing ASIC for integrated capacitive sensors[J]. IEEE Transactions on Instrumentation and Measurement, 2018, 67(1): 196. DOI:10.1109/TIM.2017.2761238 |
[3] |
NIKAS A, LEMAN O, ZHOU Haiyan, et al. A 83dB SNDR low power readout ASIC for piezoresistive nanogauge based gyroscopes[C]//2016 IEEE International Symposium on Circuits and Systems (ISCAS). Montreal: IEEE, 2016: 2238. DOI: 10.1109/ISCAS.2016.7539028
|
[4] |
ROMBACH S, MARX M, NESSLER S, et al. An interface ASIC for MEMS vibratory gyroscopes with a power of 1.6 mW, 92 dB DR and 0.007°/s/ Hz noise floor over a 40 Hz band[J]. IEEE Journal of Solid-State Circuits, 2016, 51(8): 1915. DOI:10.1109/JSSC.2016.2571670 |
[5] |
DEMATTEIS M, PEZZOTTA A, SABATINI M, et al. A 90 μW continuous-time front-end with 10b SAR-ADC for capacitive MEMS accelerometers[J]. Analog Integrated Circuits and Signal Processing, 2017, 92(3): 453. DOI:10.1007/s10470-017-1009-0 |
[6] |
SHARMA A, ZAMAN M F, AYAZI F. A 104-dB dynamic range transimpedance-based CMOS ASIC for tuning fork microgyroscopes[J]. IEEE Journal of Solid-State Circuits, 2007, 42(8): 1790. DOI:10.1109/JSSC.2007.900282 |
[7] |
方然, 鲁文高, 陶婷婷, 等. 一种集成SAR-ADC的电容式MEMS陀螺仪高精度模拟接口电路[J]. 北京大学学报(自然科学版), 2014, 50(4): 734. FANG Ran, LU Wengao, TAO Tingting, et al. A high-resolution analog interface for capacitive MEMS gyroscope with integrated SAR-ADC[J]. Acta Scientiarum Naturalium Universitatis Pekinensis, 2014, 50(4): 734. DOI:10.13209/j.0479-8023.2014.116 |
[8] |
ZHANG Huan, CHEN Weiping, YIN Liang, et al. Analysis and design of a fourth-order ΣΔ ADC for MEMS digital gyroscope sensors[J]. Microelectronics Journal, 2023, 141: 105953. DOI:10.1016/j.mejo.2023.105953 |
[9] |
LV Risheng, FU Qiang, CHEN Weiping, et al. A digital interface ASIC for triple-axis MEMS vibratory gyroscopes[J]. Sensors (Basel, Switzerland), 2020, 20(19): 5460. DOI:10.3390/s20195460 |
[10] |
TAN Jinhui, KUANG Jishun, HU Xing, et al. The design of ΔΣ-ADC in MEMS gyro interface ASIC[J]. Microelectronics Journal, 2023, 134: 105696. DOI:10.1016/j.mejo.2023.105696 |
[11] |
GUNNAM L C, SUNG Guoming, WENG Leiwen, et al. 2-1 Switched-current multi-stage noise-shaping delta-sigma modulator with a digital noise-cancellation circuit[J]. IET Circuits Devices & Systems, 2019, 13(3): 327. DOI:10.1049/iet-cds.2018.5025 |
[12] |
CHU Hai, LU Wengao, Liu Mingxing, et al. A low-noise interface for MEMS vibration gyroscope based on a novel power-efficient C/V conversion structure[C]//2015 IEEE International Symposium on Circuits and Systems (ISCAS). Lisbon: IEEE, 2015: 674. DOI: 10.1109/ISCAS.2015.7168723
|
[13] |
SHIAH J, MIRABBASI S. A 5-V 555-μW 0.8-μm CMOS MEMS capacitive sensor interface using correlated level shifting[C]//2013 IEEE International Symposium on Circuits and Systems (ISCAS). Beijing: IEEE, 2013: 1504. DOI: 10.1109/ISCAS.2013.6572143
|
[14] |
LAI Xinquan, WANG Yuheng, LI Qinqin, et al. Reset noise sampling feedforward technique (RNSF) for low noise MEMS capacitive accelerometer[J]. Electronics, 2022, 11(17): 2693. DOI:10.3390/electronics11172693 |
[15] |
YEH C Y, HUANG J T, TSENG S H, et al. A low-power low-noise monolithic accelerometer with automatic sensor offset calibration[J]. Microelectronics Journal, 2020, 105: 104910. DOI:10.1016/j.mejo.2020.104910 |
[16] |
TIRUPATHI R, KAR S K. A 200 μg/ Hz, 2.7 milli-g offset differential interface for capacitive micro accelerometer[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2021, 68(6): 1753. DOI:10.1109/TCSII.2020.3041614 |
[17] |
ZHONG Longjie, LIU Shubin, XU Donglai. Correlated double amplifying readout technique for low-noise power-efficient MEMS capacitive accelerometer[J]. IEEE Transactions on Instrumentation and Measurement, 2022, 71: 2004711. DOI:10.1109/TIM.2022.3193202 |
[18] |
AKITA I, OKAZAWA T, KURUI Y, et al. A feedforward noise reduction technique in capacitive MEMS accelerometer analog front-end for ultra-low-power IoT applications[J]. IEEE Journal of Solid-State Circuits, 2020, 55(6): 1599. DOI:10.1109/JSSC.2019.2952837 |
[19] |
AMINI B V, POURKAMALI S, AYAZI F. A 2.5 V 14-bit Σ CMOS-SOI capacitive accelerometer[C]//2004 IEEE International Solid-State Circuits Conference (IEEE Cat. No. 04CH37519). San Francisco: IEEE, 2004. DOI: 10.1109/isscc.2004.1332720
|
[20] |
唐兴刚, 龙善丽, 童紫平, 等. 基于电容检测的高精度大量程MEMS加速度计设计[J]. 传感器与微系统, 2023, 42(3): 100. TANG Xinggang, LONG Shanli, TONG Ziping, et al. Design of high precision and large range MEMS accelerometer based on capacitance detection[J]. Transducer and Microsystem Technologies, 2023, 42(3): 100. DOI:10.13873/J.1000-9787(2023)03-0100-03 |