期刊检索

  • 2024年第56卷
  • 2023年第55卷
  • 2022年第54卷
  • 2021年第53卷
  • 2020年第52卷
  • 2019年第51卷
  • 2018年第50卷
  • 2017年第49卷
  • 2016年第48卷
  • 2015年第47卷
  • 2014年第46卷
  • 2013年第45卷
  • 2012年第44卷
  • 2011年第43卷
  • 2010年第42卷
  • 第1期
  • 第2期

主管单位 中华人民共和国
工业和信息化部
主办单位 哈尔滨工业大学 主编 李隆球 国际刊号ISSN 0367-6234 国内刊号CN 23-1235/T

期刊网站二维码
微信公众号二维码
引用本文:张倩莉,于芳,刘忠立,李艳,陈亮,李明,郭旭峰.结合用户约束文件的高效多FPGA系统分割方法[J].哈尔滨工业大学学报,2012,44(7):144.DOI:10.11918/j.issn.0367-6234.2012.07.028
ZHANG Qian-li,YU Fang,LIU Zhong-li,LI Yan,CHEN Liang,LI Ming,GUO Xu-fen.An efficient partitioning method with UCF for a multi-FPGA system[J].Journal of Harbin Institute of Technology,2012,44(7):144.DOI:10.11918/j.issn.0367-6234.2012.07.028
【打印本页】   【HTML】   【下载PDF全文】   查看/发表评论  下载PDF阅读器  关闭
过刊浏览    高级检索
本文已被:浏览 2357次   下载 1455 本文二维码信息
码上扫一扫!
分享到: 微信 更多
结合用户约束文件的高效多FPGA系统分割方法
张倩莉,于芳,刘忠立,李艳,陈亮,李明,郭旭峰
1.中国科学院 半导体研究所, 100083 北京;2.中国科学院 微电子研究所, 100029 北京
摘要:
针对单个现场可编程门阵列(Field Programmable Gate Array,FPGA)可配置逻辑模块(Configurable Logic Block,CLB)和输入/输出(I/O)数目受限难以满足大规模复杂电路系统设计需要的问题,提出了一种结合用户约束文件(User Constraint File,UCF)和单个FPGA的EDA(Electronic Design Automation)设计流程,通过部分人为干涉,对多FPGA(multi-FPGA)系统进行分割的方法.应用这种分割方法,可以提高multi-FPGA系统的划分效率,简化设计的复杂度.结果表明:基于这种分割方法的分割工具,结合multi-FPGA系统的硬件结构,可实现一个最多为9芯片multi-FPGA系统的设计和配置.
关键词:  现场可编程门阵列  电子设计自动化  用户约束文件  多FPGA系统  分割
DOI:10.11918/j.issn.0367-6234.2012.07.028
分类号:TP47
基金项目:
An efficient partitioning method with UCF for a multi-FPGA system
ZHANG Qian-li1,2, YU Fang3, LIU Zhong-li1, LI Yan2, CHEN Liang2, LI Ming2, GUO Xu-fen2
1.Institute of Semiconductor, Chinese Academy of Sciences, 100083 Beijing, China;2.Institute of Microelectronics, Chinese Academy of Sciences 100029 Beijing, China;3.Institute of Microelectronics,Chinese Academy of Sciences 100029 Beijing, China
Abstract:
FPGA has fixed number of I/O or CLB, which resulting in a limitation to the implementation of a very large complex system in a single FPGA. This paper addresses a partitioning method used for a multi-FPGA system implementation with partly guidance of User Constraint File and FPGA EDA flow. The partitioning method can improve the partitioning efficiency, and reduce the complexity of a multi-FPGA system design. Based on the proposed method and the multi-FPGA system architecture, a partitioning tool was implemented, which has the capability of designing a nine-chip multi-FPGA system.
Key words:  FPGA  EDA  UCF  multi-FPGA system  partitioning

友情链接LINKS