期刊检索

  • 2024年第56卷
  • 2023年第55卷
  • 2022年第54卷
  • 2021年第53卷
  • 2020年第52卷
  • 2019年第51卷
  • 2018年第50卷
  • 2017年第49卷
  • 2016年第48卷
  • 2015年第47卷
  • 2014年第46卷
  • 2013年第45卷
  • 2012年第44卷
  • 2011年第43卷
  • 2010年第42卷
  • 第1期
  • 第2期

主管单位 中华人民共和国
工业和信息化部
主办单位 哈尔滨工业大学 主编 李隆球 国际刊号ISSN 0367-6234 国内刊号CN 23-1235/T

期刊网站二维码
微信公众号二维码
引用本文:朱敏,王石记,杨春玲.改进Tent混沌序列的数字电路BIST技术[J].哈尔滨工业大学学报,2010,42(4):607.DOI:10.11918/j.issn.0367-6234.2010.04.022
ZHU Min,WANG Shi-ji,YANG Chun-ling.BIST technique of digital circuits based on improved tent chaotic sequence[J].Journal of Harbin Institute of Technology,2010,42(4):607.DOI:10.11918/j.issn.0367-6234.2010.04.022
【打印本页】   【HTML】   【下载PDF全文】   查看/发表评论  下载PDF阅读器  关闭
过刊浏览    高级检索
本文已被:浏览 1982次   下载 1196 本文二维码信息
码上扫一扫!
分享到: 微信 更多
改进Tent混沌序列的数字电路BIST技术
朱敏1, 王石记2, 杨春玲1
1.哈尔滨工业大学电气工程及自动化学院;2.北京航天测控技术开发公司
摘要:
针对目前数字电路规模变大,测试困难的特点,提出了一种基于改进Tent混沌序列的数字电路BIST技术.采用改进混沌Tent映射模型构建硬件电路并产生具有白噪声特性的"0-1"随机序列作为数字电路的自动测试生成图形,利用CRC特征电路分析输出响应,并得到混沌序列的测试响应特征码,通过特征码的不同来检测故障.研究表明,本文方法易于BIST技术实现,相比于普通M序列性能优越,能够得到更高的故障检测率和故障隔离率,适合于FPGA等大规模可编程逻辑电路的自动测试.
关键词:  时序电路  Tent混沌0-1序列  内建自测试  循环冗余码
DOI:10.11918/j.issn.0367-6234.2010.04.022
分类号:TN79
基金项目:国家自然科学基金资助项目(60877065);哈尔滨市科技创新人才研究专项资金(RC2008XK009004)
BIST technique of digital circuits based on improved tent chaotic sequence
ZHU Min1, WANG Shi-ji2, YANG Chun-ling1
1.School of Electrical Engineering and Automation,Harbin Institute of Technology,Harbin 150001,China;2.Aerospace Measurement & Contro,Beijing 100041,China
Abstract:
This paper proposed a realization method of BIST technique of digital circuits based on improved Tent chaotic sequence to address the problem of testing digital circuits.Random sequence of"0 -1"with white noise characteristics which generated by improved tent chaotic logistic map model hardware implementation is used as automatic test pattern generation (ATPG) of digital circuits.Test response signatures of chaotic sequence are obtained from CRC analysis of output response.It is shown that the method presented in this paper is easy for realization of BIST and has superior performance of higher rate of fault detection and fault isolation than that of M sequence.It is suitable for large-scale FPGA and automatic testing of other programmable logic circuits.
Key words:  sequential circuits  tent chaotic 0 -1 sequence  BIST  CRC

友情链接LINKS